Back to index

cell-binutils  2.17cvs20070401
Defines | Variables
m10300-opc.c File Reference
#include "sysdep.h"
#include "opcode/mn10300.h"

Go to the source code of this file.

Defines

#define UNUSED   0
#define DN0   (UNUSED+1)
#define DN1   (DN0+1)
#define DN2   (DN1+1)
#define DM0   (DN2+1)
#define DM1   (DM0+1)
#define DM2   (DM1+1)
#define AN0   (DM2+1)
#define AN1   (AN0+1)
#define AN2   (AN1+1)
#define AM0   (AN2+1)
#define AM1   (AM0+1)
#define AM2   (AM1+1)
#define IMM8   (AM2+1)
#define IMM16   (IMM8+1)
#define IMM16_PCREL   (IMM16+1)
#define IMM16_MEM   (IMM16_PCREL+1)
#define IMM32   (IMM16_MEM+1)
#define IMM32_PCREL   (IMM32+1)
#define IMM32_MEM   (IMM32_PCREL+1)
#define IMM32_LOWSHIFT8   (IMM32_MEM+1)
#define IMM32_HIGH24   (IMM32_LOWSHIFT8+1)
#define IMM32_HIGH24_LOWSHIFT16   (IMM32_HIGH24+1)
#define SP   (IMM32_HIGH24_LOWSHIFT16+1)
#define PSW   (SP+1)
#define MDR   (PSW+1)
#define DI   (MDR+1)
#define SD8   (DI+1)
#define SD16   (SD8+1)
#define SD8N   (SD16+1)
#define SD8N_PCREL   (SD8N+1)
#define SD8N_SHIFT8   (SD8N_PCREL+1)
#define SIMM8   (SD8N_SHIFT8+1)
#define SIMM16   (SIMM8+1)
#define PAREN   (SIMM16+1)
#define DN01   (PAREN+1)
#define AN01   (DN01+1)
#define D16_SHIFT   (AN01+1)
#define IMM8E   (D16_SHIFT+1)
#define REGSE_SHIFT8   (IMM8E+1)
#define REGS_SHIFT8   (REGSE_SHIFT8 + 1)
#define REGS   (REGS_SHIFT8+1)
#define USP   (REGS+1)
#define SSP   (USP+1)
#define MSP   (SSP+1)
#define PC   (MSP+1)
#define IMM4   (PC+1)
#define EPSW   (IMM4+1)
#define RN0   (EPSW+1)
#define RN2   (RN0+1)
#define RM0   (RN2+1)
#define RM1   (RM0+1)
#define RM2   (RM1+1)
#define RN02   (RM2+1)
#define XRN0   (RN02+1)
#define XRM2   (XRN0+1)
#define PLUS   (XRM2+1)
#define XRN02   (PLUS+1)
#define RD0   (XRN02+1)
#define RD2   (RD0+1)
#define IMM8_MEM   (RD2+1)
#define RI   (IMM8_MEM+1)
#define SD24   (RI+1)
#define IMM24   (SD24+1)
#define SIMM24   (IMM24+1)
#define IMM24_MEM   (SIMM24+1)
#define IMM32_HIGH8   (IMM24_MEM+1)
#define IMM32_HIGH8_MEM   (IMM32_HIGH8+1)
#define RM6   (IMM32_HIGH8_MEM+1)
#define RN4   (RM6+1)
#define IMM4_2   (RN4+1)
#define SIMM4_2   (IMM4_2+1)
#define SIMM4_6   (SIMM4_2+1)
#define FPCR   (SIMM4_6+1)
#define FSM0   (FPCR+1)
#define FSM1   (FSM0+1)
#define FSM2   (FSM1+1)
#define FSM3   (FSM2+1)
#define FSN1   (FSM3+1)
#define FSN2   (FSN1+1)
#define FSN3   (FSN2+1)
#define FSACC   (FSN3+1)
#define FDM0   (FSACC+1)
#define FDM1   (FDM0+1)
#define FDM2   (FDM1+1)
#define FDM3   (FDM2+1)
#define FDN1   (FDM3+1)
#define FDN2   (FDN1+1)
#define FDN3   (FDN2+1)
#define MEM(ADDR)   PAREN, ADDR, PAREN
#define MEMINC(ADDR)   PAREN, ADDR, PLUS, PAREN
#define MEMINC2(ADDR, INC)   PAREN, ADDR, PLUS, INC, PAREN
#define MEM2(ADDR1, ADDR2)   PAREN, ADDR1, ADDR2, PAREN

Variables

const int mn10300_num_opcodes

Define Documentation

#define AM0   (AN2+1)
#define AM1   (AM0+1)
#define AM2   (AM1+1)
#define AN0   (DM2+1)
#define AN01   (DN01+1)
#define AN1   (AN0+1)
#define AN2   (AN1+1)
#define D16_SHIFT   (AN01+1)
#define DI   (MDR+1)
#define DM0   (DN2+1)
#define DM1   (DM0+1)
#define DM2   (DM1+1)
#define DN0   (UNUSED+1)
#define DN01   (PAREN+1)
#define DN1   (DN0+1)
#define DN2   (DN1+1)
#define EPSW   (IMM4+1)
#define FDM0   (FSACC+1)
#define FDM1   (FDM0+1)
#define FDM2   (FDM1+1)
#define FDM3   (FDM2+1)
#define FDN1   (FDM3+1)
#define FDN2   (FDN1+1)
#define FDN3   (FDN2+1)
#define FPCR   (SIMM4_6+1)
#define FSACC   (FSN3+1)
#define FSM0   (FPCR+1)
#define FSM1   (FSM0+1)
#define FSM2   (FSM1+1)
#define FSM3   (FSM2+1)
#define FSN1   (FSM3+1)
#define FSN2   (FSN1+1)
#define FSN3   (FSN2+1)
#define IMM16   (IMM8+1)
#define IMM16_MEM   (IMM16_PCREL+1)
#define IMM16_PCREL   (IMM16+1)
#define IMM24   (SD24+1)
#define IMM24_MEM   (SIMM24+1)
#define IMM32   (IMM16_MEM+1)
#define IMM32_HIGH24   (IMM32_LOWSHIFT8+1)
#define IMM32_HIGH8   (IMM24_MEM+1)
#define IMM32_HIGH8_MEM   (IMM32_HIGH8+1)
#define IMM32_LOWSHIFT8   (IMM32_MEM+1)
#define IMM32_MEM   (IMM32_PCREL+1)
#define IMM32_PCREL   (IMM32+1)
#define IMM4   (PC+1)
#define IMM4_2   (RN4+1)
#define IMM8   (AM2+1)
#define IMM8_MEM   (RD2+1)
#define IMM8E   (D16_SHIFT+1)
#define MDR   (PSW+1)
#define MEM (   ADDR)    PAREN, ADDR, PAREN

Definition at line 423 of file m10300-opc.c.

#define MEM2 (   ADDR1,
  ADDR2 
)    PAREN, ADDR1, ADDR2, PAREN

Definition at line 426 of file m10300-opc.c.

#define MEMINC (   ADDR)    PAREN, ADDR, PLUS, PAREN

Definition at line 424 of file m10300-opc.c.

#define MEMINC2 (   ADDR,
  INC 
)    PAREN, ADDR, PLUS, INC, PAREN

Definition at line 425 of file m10300-opc.c.

#define MSP   (SSP+1)
#define PAREN   (SIMM16+1)
#define PC   (MSP+1)
#define PLUS   (XRM2+1)
#define PSW   (SP+1)
#define RD0   (XRN02+1)
#define RD2   (RD0+1)
#define REGS   (REGS_SHIFT8+1)
#define REGS_SHIFT8   (REGSE_SHIFT8 + 1)
#define REGSE_SHIFT8   (IMM8E+1)
#define RI   (IMM8_MEM+1)
#define RM0   (RN2+1)
#define RM1   (RM0+1)
#define RM2   (RM1+1)
#define RM6   (IMM32_HIGH8_MEM+1)
#define RN0   (EPSW+1)
#define RN02   (RM2+1)
#define RN2   (RN0+1)
#define RN4   (RM6+1)
#define SD16   (SD8+1)
#define SD24   (RI+1)
#define SD8   (DI+1)
#define SD8N   (SD16+1)
#define SD8N_PCREL   (SD8N+1)
#define SD8N_SHIFT8   (SD8N_PCREL+1)
#define SIMM16   (SIMM8+1)
#define SIMM24   (IMM24+1)
#define SIMM4_2   (IMM4_2+1)
#define SIMM4_6   (SIMM4_2+1)
#define SIMM8   (SD8N_SHIFT8+1)
#define SP   (IMM32_HIGH24_LOWSHIFT16+1)
#define SSP   (USP+1)
#define UNUSED   0
#define USP   (REGS+1)
#define XRM2   (XRN0+1)
#define XRN0   (RN02+1)
#define XRN02   (PLUS+1)

Variable Documentation

Initial value:
  sizeof (mn10300_opcodes) / sizeof (mn10300_opcodes[0])

Definition at line 1672 of file m10300-opc.c.